【資料來源轉貼自】:2008/12/1電子【未上市股票】
電子設計廠商益華電腦近日宣布，台灣IC設計公司奇岩電子採用CadenceR EncounterR RTL Compiler與Encounter Test，加速其快閃記憶體控制IC投產成功，除了縮短產品上市前置時間，還協助降低測試成本，同時也提高了產品的品質。
搭配Encounter RTL Compiler全面合成技術以及Encounter Test，奇岩電子的設計團隊能將RTL到ATPG需要花費數星期的設計週期，縮短僅僅到幾天。整合邏輯與DFT合成的單一流程實現了設計最佳化、便利性和更高產能。先進的fault modeling功能與彈性化的compression策略，掌握更高的品質，同時滿足測試人員達成針對腳數成本 (pin-count cost) 的目標。 Encounter RTL Compiler與Encounter Test是益華電腦邏輯設計團隊解決方案與數位設計實現產品線的主要產品。除了全面邏輯 - 測試 - 合成單一流程之外，這個環境也能夠存取所有DFT功能，包括Memory BIST、test point insertion、multiple compression rchitectures與精密的masking for compression。整合式流程其他的核心還包括超快速DFT規則檢查與RTL feedback、具功耗概念的scan合成與ATPG解決方案，以及具備實體設計概念的scan合成等。
查詢所有有關未上市股票的問題，請來電詢問最快速，非相關業務請勿來電，感謝您！本站所轉貼資料均來自各網站媒體及公開資訊觀測站公開查詢資料，並為各該各網站媒體及公司註冊所有，若造成不便之處，敬請具名並附上聯絡方式Email通知網站管理員改善處理，謝謝！本站內容僅供參考，如與主管機關資料相左，以主管機關資料為準，若投資人以此為買賣依據，需自負盈虧之責。
[标签:tel]
電子設計廠商益華電腦近日宣布，台灣IC設計公司奇岩電子採用CadenceR EncounterR RTL Compiler與Encounter Test，加速其快閃記憶體控制IC投產成功，除了縮短產品上市前置時間，還協助降低測試成本，同時也提高了產品的品質。
搭配Encounter RTL Compiler全面合成技術以及Encounter Test，奇岩電子的設計團隊能將RTL到ATPG需要花費數星期的設計週期，縮短僅僅到幾天。整合邏輯與DFT合成的單一流程實現了設計最佳化、便利性和更高產能。先進的fault modeling功能與彈性化的compression策略，掌握更高的品質，同時滿足測試人員達成針對腳數成本 (pin-count cost) 的目標。 Encounter RTL Compiler與Encounter Test是益華電腦邏輯設計團隊解決方案與數位設計實現產品線的主要產品。除了全面邏輯 - 測試 - 合成單一流程之外，這個環境也能夠存取所有DFT功能，包括Memory BIST、test point insertion、multiple compression rchitectures與精密的masking for compression。整合式流程其他的核心還包括超快速DFT規則檢查與RTL feedback、具功耗概念的scan合成與ATPG解決方案，以及具備實體設計概念的scan合成等。
查詢所有有關未上市股票的問題，請來電詢問最快速，非相關業務請勿來電，感謝您！本站所轉貼資料均來自各網站媒體及公開資訊觀測站公開查詢資料，並為各該各網站媒體及公司註冊所有，若造成不便之處，敬請具名並附上聯絡方式Email通知網站管理員改善處理，謝謝！本站內容僅供參考，如與主管機關資料相左，以主管機關資料為準，若投資人以此為買賣依據，需自負盈虧之責。
[标签:tel]
全站熱搜
留言列表
